NOR_gate_layout.png (600 × 433像素,文件大小:22 KB,MIME类型:image/png


摘要

描述

Shows a CMOS implementation of a NOR gate.

Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/
日期 2009年11月20日 (原始上传日期)
来源 无法识别来源。根据版权声明推断为其自己的作品。
作者 无法识别作者。根据版权声明推断作者为Miquel puig

许可协议

Public domain 我,本作品著作权人,释出本作品至公有领域。这适用于全世界。
在一些国家这可能不合法;如果是这样的话,那么:
我无条件地授予任何人以任何目的使用本作品的权利,除非这些条件是法律规定所必需的。

说明

添加一行文字以描述该文件所表现的内容

此文件中描述的项目

描繪內容

文件历史

点击某个日期/时间查看对应时刻的文件。

日期/时间缩⁠略⁠图大小用户备注
当前2009年11月20日 (五) 12:412009年11月20日 (五) 12:41版本的缩略图600 × 433(22 KB)Miquel puig== Summary == Shows a CMOS implementation of a NOR gate. Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/ == Licensing == {{PD-self|date=November 2007}} Category:Logic Category:Logic gates

以下页面使用本文件:

全域文件用途

以下其他wiki使用此文件: